Danas je:   19.12.2018

Linkovi

Institut Mihajlo Pupin
Institut Mihajlo Pupin je vodeća naučno-istraživačka institucija u Srbiji u oblasti Informacionih i komunikacionih tehnologija.

IMP Automatika
IMP Automatika je vodeće preduzeće Instituta Mihailo Pupin, i vlasnik projekata sistema ATLAS i ATLAS-MAX.

Reference
Dugačka lista referenci i korisnika usluga Instituta Mihajlo Pupin je najbolji dokaz njegovih profesionalnih i tehnoloskih dostignuća najvišeg ranga.

VIEW SCADA i DCS sistemi
Drugi srodni IMP program: VIEW4 programski paket za upravljanje složenim procesnim sistemima

Vi ste ovde:     Uredjaj piko-ATLAS p-Organizacija Organizacija p-hardvera I2C razvodna šina
TBUS razvodna šina I2C magistraale

 

I2C magistrala (takodje se naziva i: Inter-Integrated Circuit ili Inter-IC magistrala) predstavlja serijsku računarsku magistralu koja može imati više master učesnika (multi-master) i koja je zatvorena na jednom kraju (single-ended).  Predložena je i uvedena od strane Philips-a, za potrebe povezivanja dodatnih periferala na osnovne procesorske ploče (engl. “motherboards”), posebne namenske sisteme (engl. “embedded systems”) i mobilne telefone.  I2C koristi samo dve otvorene (“open-drain”) dvosmerne linije - jednu za serijski prenos podataka: "Serial Data Line - SDA" i drugu za prenos signala takta: "Serial Clock – SCL", ovde zatvorene sa otpornicima.  I2C magistrala podrazumeva dve osnovne uloge za pripadajuće učesnike (čvorove) na magistrali:

  • Master čvor (MASTER) – čvor koji generiše signal takta na magistrali i obraća se “slave” čvorovima (moguće je imati i više master čvorova);
  • Slave čvor (SLAVE) – čvor koji prihvata i sledi signal takta i obraćanje od strane mastera;

 

Evo jednog primera I2C magistrale koja obuhvata jedan master čvor (mikrokontroler mC) i tri slave čvora (ADC, DAC i drugi mikrokontroler mC):

I2C Example

Tipično, naponi napajanja Vdd iznose +5V ili +3.3V, ali su dozvoljene i druge vrednosti.  Raspoloživi adresni prostor predpostavlja 7-bitnu adresu sa 16 rezervisanih adresa, tako da je moguće imati najviše do 112 učesnika/čvorova u saobraćaju na istoj I2C magistrali.

Na početku, MASTER u “master transmit” načinu rada šalje START bit, za kojom sledi 7-bitna adresa SLAVE-a sa kojim želi da komunicira, i na kraju jedan bit koji odredjuje da li se želi upis(0) ili očitavanje(1) u/iz SLAVE-a.  Ako je prozvani SLAVE prisutan na magistrali, on će odgovoriti sa ACK bitom potvrde (aktivna 0 odgovara potvrdi) za traženu adresu.  Posle toga MASTER nastavlja sa predajom ili prijemom (“transmit” ili “receive” način rada), zavisno od predhodno poslatog bita zahteva za upis ili čitanje.  SLAVE nastavlja rad komplementarno od MASTER-a, sa prijemom ili predajom respektivno.  START bit je odredjen prelaskom SDA signala iz “1 u 0” dok je takt signal SCL visok (stanje “1”); slično, STOP bit je odredjen prelaskom SDA signala iz “0 u 1” dok je SCL visok.

Fizička realizacija razvoda I2C magistrale u uredjaju je ostvarena posredstvom specijalne razvodne šine koja se sastoji od metalne DIN šine za mehaničko prihvatanje pATLAS modula, i dovoljnog broja utičnih Phenix TBUS konektora za pojedinačno električno priključenje modula – prikazanoj u nastavku (bez i sa priključenim pATLAS modulima).

I2C TBUS Distribution Strip

Modules on I2C TBUS Rail

 

I2C magistrala predstavlja krajnje jednostavnu serijsku magistralu koja obuhvata samo pet linija:

  1. GND Zemlja (Ground)
  2. RST Reset
  3. SCL Takt (System Clock)
  4. SDA Podatak (System Data)
  5. VDD Napajanje +12VDC

 

I2C komunikacija je kontrolisana od strane master CPU modula, koji “propituje” (skanira) sve druge priključene slave U/I module, a u skladu sa tekućom konfiguracijom uredjaja.  Svaki slave U/I modul je identifikovan sa jednom (ili više) I2C adresa, i odgovara na postojeće CPU upite.  Neprekidna vremenska kontrola primenjenog “upit/odgovor” mehanizma u komunikaciji garantuje bidirekcionalnu razmenu podataka sa svim ulaznim digitalnim modulima u okviru 1 ms, čime je obezbedjena i 1-ms hronološka registracija pogonskih dogadjaja (po potrebi).  Komunikacija sa ostalim U/I modulima zavisi od konkretnog U/I kapaciteta uredjaja i tipa ulazno/izlaznih signala, ali uvek ostaje u granicama zahtevanog realnog vremena.

Za potrebe postizanja najboljih performansi na I2C magistrali, samu magistralu treba završiti (terminirati) posenim aktivnim modulom za I2C terminaciju, koji uključuje i LED indikator prisutnog napona napajanja:

I2C Termination ModuleI2C Termination PCB

 

Resetovanje uredjaja je obezbedjeno preko posebne RST linije, i može biti programski ili hardverski inicirano.  Hardverski reset se inicira preko posebnog zaštićenog tastera na prednjoj ploči CPU modula.